ISSI 4Mbit鎖存式SRAM
來源: 日期:2020-02-18 11:05:58
ISSI IS61/64WV25616LEBLL是高速,低功耗4M位鎖存的靜態(tài)RAM,組織為256K字乘以16位。它是使用ISSI的高性能CMOS技術(shù)制造的,并實(shí)現(xiàn)了ECC功能以提高可靠性。
我們高度可靠的工藝加上創(chuàng)新的電路設(shè)計(jì)技術(shù)(包括ECC)(SEC-DED:單錯(cuò)誤校正-雙錯(cuò)誤檢測),可提供高性能和高度可靠的
SRAM設(shè)備。
當(dāng)CS#為高電平(取消選擇)時(shí),器件將進(jìn)入待機(jī)模式,在該模式下,可以通過CMOS輸入電平降低功耗。特別是在ZZ#低的貪睡模式下的超低待機(jī)功率。
ALE#引腳使能ALE#輸入為低電平來鎖存地址和CS#信號(hào)當(dāng)ALE#為高電平時(shí),地址和CS#鎖存器處于透明狀態(tài)。如果ALE#設(shè)置為高電平,則該器件可用作異步SRAM。
當(dāng)ALE#為低電平時(shí),地址和CS#鎖存器處于鎖存狀態(tài)。
該輸入鎖存器以簡單的方式保證了地址保持時(shí)間,從而簡化了讀寫周期。
IS61/64WV25616LEBLL封裝在JEDEC標(biāo)準(zhǔn)的48引腳微型BGA(6mmx8mm)和44引腳TSOP(TYPEII)中。
主要特征:
•高速訪問時(shí)間:12ns,15ns
•單電源
–2.4V-3.6V VDD
•具有ZZ#引腳的超低待機(jī)電流
-IZZ = 125°C時(shí)為80uA
•每個(gè)人的錯(cuò)誤檢測和糾正
8位(字節(jié)),帶有可選的ERR1 / ERR2輸出引腳:
-ERR1引腳指示1位錯(cuò)誤檢測和糾正。
-ERR2引腳指示多位錯(cuò)誤檢測
•ALE#引腳用于鎖存地址和CS#信號(hào)。
•工業(yè)和汽車溫度支持
•無鉛
ISSI 4Mbit SRAM型號(hào)表
型號(hào) |
容量 |
位寬 |
電壓 |
速度 |
IS62WV5128DBLL |
4Mb |
512K x 8 |
2.3V – 3.6V |
35, 45, 55 ns |
IS62WV5128DALL |
4Mb |
512K x 8 |
1.65V – 2.2V |
35, 45, 55 ns |
IS62WV5128ALL/BLL |
4Mb |
512Kx8 |
1.65-3.6V |
55,70 |
IS62WV5128EALL/EBLL/ECLL |
4Mb |
512Kx8 |
1.65-3.6V |
35,45,55 |
IS62C5128BL |
4Mb |
512Kx8 |
5V |
45 |
IS62WV5128DALL/DBLL |
4Mb |
512Kx8 |
1.65-3.6V |
45,55 |
IS62WV25616EALL/EBLL/ECLL |
4Mb |
256Kx16 |
1.65-3.6V |
35,45,55 |
IS62WV25616ALL/BLL |
4Mb |
256Kx16 |
1.65-3.6V |
55,70 |
IS62C25616BL |
4Mb |
256Kx16 |
5V |
45 |
IS65WV5128DBLL |
4Mb |
512K x 8 |
2.3V – 3.6V |
35, 45, 55 ns |
IS65WV5128DALL |
4Mb |
512K x 8 |
1.65V – 2.2V |
35, 45, 55 ns |
關(guān)鍵詞:SRAM